CrankyHawk Posté le 01 décembre 2006 à 21:01:00 Le design du PPE rappelle donc celui des premières implémentations de l’ISA PowerPC : exécutant les instructions dans l’ordre (pas de réordonnancement dynamique des instructions) et offrant une forme limitée d’exécution superscalaire. On est donc très loin ici d’un PowerPC 970.
------------------------------------------
------------------------------------------
IBM a préféré éviter d’ajouter une telle complexité dans son processeur, et le justifie en disant qu’ainsi le comportement est nettement plus prédictif pour le programmeur. Justification pour le moins discutable. En revanche pour limiter les cycles perdus par une architecture de ce type, IBM a rendu le PPE capable d’exécuter des instructions de deux threads en parallèle : lorsqu’un thread est suspendu par une dépendance, l’autre thread prend le relais et occupe ces précieux cycles CPU avec du travail utiles au lieu d’introduire des suspensions dans le pipeline. On parle de SMT pour Simultaneous MultiThreading.
faut lire jusqu´a la fin
car me sortir juste une parti alors que l´explication n´est pas fini ...