Je viens de lire la page wikipedia sur MIPS [1]. A peu de chose pres, c'est une architecture RISC state of the art. C'est le cas d'etude en terme d'architecture des processeurs. Quand j'etais a la fac, on a contruit un processeur (logique pas physique) sur les principes de base de MIPS. Le but est d'avoir une architecture simple avec un pipeline court de taille fixe pour toutes les instructions de facon a pouvoir operer a un debit maximal de une instruction assembleur par cycle d'horloge interne.
L'interet est que un processeur qui suit ce modele aura peu de transistor peu utilises et que la latence entre deux registres est faible. Ainsi, on monter en frequence relativement facilement.
C'est fun l'archi des processeurs. Je regrette de ne pas en faire plus!
[1] http://en.wikipedia.org/wiki/MIPS_architecture